(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-369271

(43)公開日 平成4年(1992)12月22日

(51) Int.Cl.⁵

識別記号 庁内整理番号

F 1

技術表示箇所

H01L 29/784

9056-4M

HO1L 29/78

311 S

審査請求 未請求 請求項の数10(全 6 頁)

(21)出願番号

特顧平3-170438

(71)出順人 000001443

カシオ計算機株式会社

(22)出願日

平成3年(1991)6月17日

東京都新宿区西新宿2丁目6番1号

(72)発明者 竹田 恒治

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(72)発明者 若井 晴夫

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内


(74)代理人 弁理士 杉村 次郎

(54) 【発明の名称】 薄膜トランジスタ

(57) 【要約】

【目的】 オン電流に大きな影響を与えることなく、カットオフ電流を十分に低減する。

【構成】 基板1の上面には下地絶縁性薄膜2が設けられている。下地絶縁性薄膜2の上面にはカットオフ電流抑制層3が設けられている。カットオフ電流抑制層3の上面の所定の個所にはポリシリコン等からなる半導体薄膜4が設けられている。半導体薄膜4およびカットオフ電流抑制層3の上面にはゲート絶縁膜5が設けられている。半導体薄膜4のチャネル領域6に対応する部分のゲート絶縁膜5の上面にはゲート電極7が設けられている。ゲート電極7の両側における半導体薄膜4には不純物を高濃度に含有されたソース・ドレイン領域8が1型の場合には12、ソース・ドレイン領域8が1型の場合には12の不純物、12の場合には12の不純物、12の場合には12の不純物、12の場合には12の不純物、12の半導体薄膜からなっている。



【特許請求の範囲】

【請求項1】 単層または複数層の半導体薄膜に一導電 型の不顧物が高濃度に含有されたソース・ドレイン領域 を設けると共に該ソース・ドレイン領域の一面にカット オフ電流抑制層を結合したことを特徴とする薄膜トラン ジスタ。

【請求項2】 前記カットオフ電流抑制層は他導電型の 不純物が含有された半導体薄膜からなることを特徴とす る請求項1記載の薄膜トランジスタ。

【請求項3】 酸化シリコンや空化シリコン等からなる 10 下地絶縁性薄膜を備えていることを特徴とする請求項1 記載の薄膜トランジスタ。

【請求項4】 前記半導体薄膜のソース・ドレイン領域 は高濃度不純物領域と該高濃度不純物領域周囲の低濃度 不純物領域からなるLDD構造であることを特徴とする 請求項1記載の薄膜トランジスタ。

【讃求項5】 コプラナ型であることを特徴とする請求 項1記載の薄膜トランジスタ。

【請求項6】 前記半導体萘膜はチャネル用半導体薄膜 ることを特徴とする請求項1記載の薄膜トランジスタ。

【請求項7】 ソースおよびドレイン用半導体等膜は高 濃度不純物領域と低濃度不純物領域の積層構造とされて いることを特徴とする請求項1記載の薄膜トランジス 9.

【請求項8】 前記カットオフ電流抑制層は前記半導体 薄膜のソース・ドレイン電極間部分のみに対応して形成 されていることを特徴とする請求項1記載の導膜トラン ジスタ.

【請求項9】 前記半導体兼膜はチャネル用半導体兼膜 30 と、低濃度不純物領域および高濃度不純物領域からなる ソースおよびドレイン用半導体薄膜の積層構造を有する ことを特徴とする請求項1記載の薄膜トランジスタ。

【請求項10】 前記カットオフ電流抑制層は前記半導 体禁膜のソース・ドレイン電極間部分のみに対応して形 成されていることを特徴とする請求項9記載の薄膜トラ ンシスタ.

【発明の詳細な説明】

[0 0 0 1]

する。

[0002]

【従来の技術】例えばコブラナ型の薄膜トランジスタ は、一般に、シリコン、石英、耐熱性ガラス等からなる 基板上に直接または酸化シリコンや窒化シリコン等から なる下地絶縁性薄膜を介してポリシリコン等からなる半 導体薄膜を設け、この半導体薄膜を酸化シリコンや窒化 シリコン等からなるゲート絶縁膜で覆い、半導体等膜の チャネル領域に対応する部分のゲート絶縁膜上にゲート 重櫃を設け、このゲート電櫃の両側における半導体業験 50 ン注入や熱拡散等により不純物を高濃度に含有されたソ

に不純物が高濃度に含有されたn型またはp型のソース ・ドレイン領域を設け、ゲート絶縁膜上にコンタクトホ ールを介してソース・ドレイン領域と接続されるソース ドレイン電極を設けた構造となっている。

2

[0003]

【発明が解決しようとする課題】 しかしながら、このよ うな薄膜トランジスタでは、リーク電流を小さくするた めにカットオフ電流を十分に低減しようとすると、これ にほぼ比例してオン電流も低減してしまうので、カット オフ電流の低減に制約を受けるという問題があった。こ れは、薄膜トランジスタのしきい値電圧から測定したゲ 一ト電圧を一定にしたときのオン電流の絶対値が半導体 **薄膜のパルク的性質(主として電界効果移動度に反映さ** れる) によって決定されるのに対し、カットオフ電流が 下地絶縁性薄膜と半導体薄膜との界面状態、半導体薄膜 のパルク的性質および半導体薄膜とゲート絶縁膜との界 面状態等によって決定されるということに起因し、また 下地絶縁性薄膜と半導体薄膜との界面状態が半導体薄膜 のパルク的性質や半導体等膜とゲート絶縁膜との界面状 とソースおよびドレイン用半導体薄膜の積層構造を有す 20 態等に悪影響を及ぼすということに起因している。この 発明の目的は、オン電流に大きな影響を与えることな く、カットオフ電流を十分に低減することのできる轉瞑 トランジスタを提供することにある。

[0004]

【課題を解決するための手段】この発明は、単層または 複数層の半導体薄膜に一導電型の不純物が高濃度に含有 されたソース・ドレイン領域を設けると共に該ソース・ ドレイン領域の一面にカットオフ電流抑制層を結合した ものである。

[0005]

【作用】この発明によれば、ソース・ドレイン領域の一 面にカットオフ電流抑制層を結合しているので、オン電 流に大きな影響を与えることなく、カットオフ電流を十 分に低減することができる。

[0006]

【実施例】図1はこの発明をコプラナ型の薄膜トランジ スタに適用した場合の一例を示したものである。この薄 膜トランジスタでは、シリコン、石英、耐熱性ガラス等 からなる基板1の上面に酸化シリコンや窒化シリコン等 【産業上の利用分野】この発明は蒜膜トランジスタに関 40 からなる下地絶縁性薄膜2が設けられている。下地絶縁 性薄膜2の上面には後で詳述するカットオフ電流抑制層 3が設けられている。カットオフ電流抑制層3の上面の 所定の個所にはポリシリコン等からなる半導体等膜4が 設けられている。半導体菩膜 4 およびカットオフ電流抑 制層3の上面には酸化シリコンや窒化シリコン等からな るゲート絶縁膜5が設けられている。半導体釋膜4のチ ャネル領域6に対応する部分のゲート絶縁膜5の上面に はアルミニウムからなるゲート電極7が設けられてい る。ゲート電板7の両側における半導体薄膜4にはイオ

ース・ドレイン領域8が設けられている。カットオフ電 流抑制層3は、ソース・ドレイン領域8と反対の導電型 の不純物(ソース・ドレイン領域8がn型の場合にはp 型の不純物、p型の場合にはn型の不純物)が含有され たアモルファスシリコンまたはポリシリコンの半導体薄 膜からなっている。半導体薄膜4のソース・ドレイン領 域8に対応する部分のゲート絶縁膜5にはコンタクトホ ール9が設けられている。ゲート絶縁膜5の上面にはア ルミニウムからなるソース・ドレイン電極10がコンタ クトホール9を介して半導体薄膜4のソース・ドレイン 10 領域8と接続されて設けられている。

[0007] このように、この薄膜トランジスタでは、 下地絶縁性薄膜2と半導体薄膜4のソース・ドレイン領 域8との間に、ソース・ドレイン領域8と反対の導電型 の不純物が含有された半導体薄膜からなるカットオフ電 流抑制層3を設けているので、オン電流に大きな影響を 与えることなく、カットオフ電流を十分に低減すること ができる。特に、カットオフ電流抑制層3に、半導体費 膜4のソース・ドレイン領域8に含有された不純物イオ ンと逆導電型の不純物イオンが含有されている場合に 20 は、ソース領域またはドレイン領域8との界面にドレイ ン電流の向きとは逆向きのダイオードを形成することと なり、その効果は大変に大きいものとなる。

【0008】次に、図2はこの発明をLDD (Lightly Ooped Orain) 構造のコプラナ型の幕膜トランジスタに 適用した場合の一例を示したものである。この図におい て、図1と同一部分には同一の符号を付し、その説明を 適宜省略する。この薄膜トランジスタでは、チャネル領 域6の両側に不純物濃度の低いソース・ドレイン領域8 aが形成され、この不純物濃度の低いソース・ドレイン 30 領域8mの上面側に不純物濃度の高いソース・ドレイン 領域8 bが形成され、この不純物濃度の高いソース・ド レイン領域8 bにソース・ドレイン電概10が接続され た構造となっている。この薄膜トランジスタでは、前述 のコプラナ型の薄膜トランジスタの場合と同様に、オン 電流に大きな影響を与えることなく、カットオフ電流を 十分に低減することができ、その上、不純物濃度の低い ソース・ドレイン領域8 aによって高電界を緩和するこ とができるので、耐圧の向上を図ることができる。

【0009】次に、図3はこの発明をスタガ型の薄膜ト 40 ランジスタに適用した場合の一例を示したものである。 この薄膜トランジスタでは、シリコン、石英、耐熱性ガ ラス等からなる基板21の上面に酸化シリコンや窒化シ リコン等からなる下地絶縁性薄膜22が設けられてい る。下地絶縁性薄膜22の上面の所定の個所には後で詳 述するカットオフ電流抑制層23が設けられている。カ ットオフ電流抑制層23の上面の両側には不純物を高濃 度に含有されたポリシリコン等からなるソース・ドレイ ン用半導体薄膜24が設けられている。カットオフ電流 抑制層23は、ソース・ドレイン用半導体薄膜24と反 50 る。この薄膜トランジスタでは、シリコン、石英、耐熱

対の導電型の不純物 (ソース・ドレイン用半導体薄膜2 4がn型の場合にはp型の不純物、p型の場合にはn型 の不純物)が含有されたアモルファスシリコンまたはボ リシリコンの半導体業膜からなっている。左側のソース ・ドレイン用半導体薄膜24の右側の上面、右側のソー ス・ドレイン用半導体菩膜24の左側の上面および両ソ ース・ドレイン用半導体薄膜24間におけるカットオフ 電流抑制層23の上面にはポリシリコン等からなるチャ ネル用半導体薄膜25が設けられている。チャネル用半 導体薄膜25、ソース・ドレイン用半導体薄膜24およ び下地絶縁性薄膜22の上面には酸化シリコンや窒化シ リコン等からなるゲート絶縁膜26が設けられている。 両ソース・ドレイン用半導体薄膜24間におけるチャネ ル用半導体薄膜25に対応する部分のゲート絶縁膜26 の上面にはアルミニウムからなるゲート電極27が設け られている。ソース・ドレイン用半導体幕膜24に対応 する部分のゲート絶縁膜26にはコンタクトホール28 が設けられている。ゲート絶縁膜26の上面にはアルミ ニウムからなるソース・ドレイン電極29がコンタクト ホール28を介してソース・ドレイン用半導体薄膜24 と接続されて設けられている。

【0010】このように、この薄膜トランジスタでは、 下地絶縁性薄膜22とソース・ドレイン用半導体薄膜2 4との間に、ソース・ドレイン用半導体薄膜24と反対 の導電型の不純物が含有された半導体薄膜からなるカッ トオフ電流抑制層23を設けているので、オン電流に大 きな影響を与えることなく、カットオフ電流を十分に低 減することができる.

【0011】次に、図4はこの発明をLDD構造のスタ ガ型の薄膜トランジスタに適用した場合の一例を示した ものである。この図において、図3と同一部分には同一 の符号を付し、その説明を適宜省略する。この薄膜トラ ンジスタでは、図3の実施例に対し、ソース・ドレイン 用半導体薄膜24を低濃度不純物領域24aと高濃度不 純物領域24bとの積層構造となした点でのみ相違す る。カットオフ電流抑制層23は低濃度不純物領域24 aに面して形成される。低濃度不純物領域24aと高濃 度不純物領域24bはイオン打込みの深さを変えて形成 することもできるし、低濃度不純物雰囲気中および高濃 度不純物雰囲気中でそれぞれCVDにより成膜すること もできる。この薄膜トランジスタでは、前述のスタガ型 の薄膜トランジスタの場合と同様に、オン電流に大きな 影響を与えることなく、カットオフ電流を十分に低減す ることができ、その上、低濃度の不純物を含有されたソ ース・ドレイン用半導体薄膜24aによって高電界を緩 和することができるので、耐圧の向上を図ることができ

【0012】次に、図5はこの発明を逆スタガ型の薄膜 トランジスタに適用した場合の一例を示したものであ 5

性ガラス等からなる基板31の上面に酸化シリコンや窒 化シリコン等からなる下地絶縁性薄膜32が設けられて いる。下地絶縁性轉膜32の上面の所定の個所にはアル ミニウムからなるゲート電極33が設けられている。ゲ ート重振33および下地絶縁性排膜32の上面には酸化 シリコンや窒化シリコン等からなるゲート絶縁膜34が 設けられている。ゲート絶縁膜34の上面の所定の個所 にはポリシリコン等からなるチャネル用半導体薄膜35 が設けられている。チャネル用半導体薄膜35の上面の らなるソース・ドレイン用半導体兼膜36が設けられて いる。左側のソース・ドレイン用半導体薄膜36の右端 部の上面、右側のソース・ドレイン用半導体薄膜36の 左端部の上面および両ソース・ドレイン用半導体薄膜3 6間におけるチャネル用半導体薄膜35の上面にはカッ トオフ電流抑制層37が設けられている。カットオフ電 流抑制層37は、ソース・ドレイン用半導体薄膜36と 反対の導電型の不純物(ソース・ドレイン用半導体薄膜 36がn型の場合にはp型の不純物、p型の場合にはn ポリシリコンの半導体薄膜からなっている。カットオフ 電流抑制層37およびソース・ドレイン用半導体薄膜3 6等の上面にはPSG等からなるパッシペーション薄膜 38が設けられている。ソース・ドレイン用半導体薄膜 36に対応する部分のパッシペーション薄膜38にはコ ンタクトホール39が設けられている。 パッシペーショ ン薄膜38の上面にはアルミニウムからなるソース・ド レイン電極40がコンタクトホール39を介してソース ・ドレイン用半導体薄膜36と接続されて設けられてい る。つまり、この実施例では、カットオフ電流抑制層3 30 ジスタに適用した場合の一例の斯面図。 7はチャネル用半導体薄膜35およびソース・ドレイン 用半導体薄膜36のソース・ドレイン電極40間部分の みに対応して形成されている。

【0013】このように、この薄膜トランジスタでは、 ソース・ドレイン用半導体薄膜36とパッシベーション **薄膜38との間に、ソース・ドレイン用半導体薄膜36** と反対の導電型の不純物が含有された半導体薄膜からな るカットオフ電流抑制層37を設けているので、オン電 流に大きな影響を与えることなく、カットオフ電流を十 分に低減することができる。

【0014】次に、図6はこの発明をLDD構造の逆ス タガ型の薄膜トランジスタに適用した場合の一例を示し たものである。この図において、図5と同一部分には同 一の符号を付し、その説明を適宜省略する。この薄膜ト

ランジスタでは、図5の実施例に対し、ソース・ドレイ ン用半導体薄膜36を低濃度不純物領域36aと高濃度 不純物領域36bからなるLDD構造となした点でのみ 相違する。この場合、ソース・ドレイン電極40に接合 される領域を高濃度不純物領域36bとなし、その内側 に位置する領域を低濃度不純物領域36aとなす。カッ トオフ電流抑制層37はチャネル用半導体薄膜35のチ ャネル領域と、ソース・ドレイン用半導体薄膜36の低 **濃度不純物領域36aにのみ対応して形成されている。**

両側には不純物を高濃度に含有されたポリシリコン等か 10 この薄膜トランジスタでは、前述の逆スタガ型の薄膜ト ランジスタの場合と同様に、オン電流に大きな影響を与 えることなく、カットオフ電流を十分に低減することが でき、その上、低濃度の不純物が含有されたソース・ド レイン用半導体薄膜36aによって高電界を緩和するこ とができるので、耐圧の向上を図ることができる。

[0 0 1 5]

【発明の効果】以上説明したように、この発明によれ は、ソース・ドレイン領域の一面にカットオフ電流抑制 層を結合しているので、オン電流に大きな影響を与える 型の不純物)が含有されたアモルファスシリコンまたは 20 ことなく、カットオフ電流を十分に低減することができ

【図面の簡単な説明】

【図1】この発明をコプラナ型の薄膜トランジスタに適 用した場合の一例の断面図。

【図2】この発明をLDD構造のコプラナ型の菩膜トラ ンジスタに適用した場合の一例の斯面図。

【図3】この発明をスタガ型の薄膜トランジスタに適用 した場合の一例の断面図。

【図4】この発明をLDD構造のスタガ型の薄膜トラン


【図 5】この発明を逆スタガコプラナ型の薄膜トランジ スタに適用した場合の一例の断面図。

【図6】この発明をLDD構造の逆スタガコプラナ型の **薄膜トランジスタに適用した場合の一例の断面図。**


【符号の説明】

- 1 基板
- 下地絕緣性持膜
- 3 カットオフ電流抑制層
- 4 半導体薄膜
- 40 5 ゲート絶縁膜
 - 6 チャネル領域
 - 7 ゲート電極
 - 8 ソース・ドレイン領域
 - 10 ソース・ドレイン電極


【図1】




[図2]



[図3]



[图4]



[25]




図6]

